当前位置: 首页 > >

计算机组成原理课件 第2章 计算机硬件基础-

发布时间:

第2章 计算机硬件基础

第2章 计算机硬件基础

2.1 数字逻辑电路基础
2.2 组合逻辑电路及部件 2.3 时序逻辑电路及部件 作业

2013-9-9

1

第2章 计算机硬件基础

2.1 数字逻辑电路基础

一、逻辑运算与逻辑门
二、逻辑代数的基本公式 三、逻辑函数的化简

2013-9-9

2

第2章 计算机硬件基础

一、逻辑运算与逻辑门

1、基本概念
2、3种基本逻辑门

3、其他逻辑运算

2013-9-9

3

第2章 计算机硬件基础

1、基本概念
逻辑常量:逻辑常量只有两个,即0和1,用来表 示两个对立的逻辑状态。 逻辑变量:逻辑变量一般用字母、数字及其组合 来表示,其取值只有两个,即0和1。
在“正逻辑”的数字电路设计中,用低电*信号 (如0.5V)表示逻辑0;用高电*信号(如3V)表 示逻辑1。

逻辑运算:对于逻辑常量和变量的操作,有与、 或、非三种基本逻辑运算。 逻辑门(logic gates) :对逻辑常量和变量完成基 本的逻辑运算的电路。
2013-9-9 4

第2章 计算机硬件基础

1、基本概念
逻辑函数:用于表达逻辑变量之间关系的代数式,使 用与、或、非3种基本逻辑运算,可以构造出任何逻辑 函数 。
逻辑代数:逻辑代数是研究逻辑函数运算和化简的一 种数学系统,也是用来描述、分析、简化数字电路的 数学工具。 在数字电路中,表示逻辑变量之间的逻辑关系的方法 一般有3种:逻辑代数式、真值表、电路图。 真值表:将所有输入变量的所有可能的取值组合,及 其在此情况下输出变量应有的取值罗列出来,所形成 的一张表。它最全面、最直观地表达了逻辑关系。

2013-9-9

5

第2章 计算机硬件基础

2、3种基本逻辑门

所有逻辑运算都是按位操作的。 与运算(AND) 或运算(OR) 非运算(NOT)

2013-9-9

6

第2章 计算机硬件基础

与运算(AND)
逻辑表达式:
逻辑门电路符号:

F=AB=A· B
A B
A 0 0 B 0 1 F 0 0

F

真值表: 运算规则: 有0就出0

1
1
2013-9-9

0
1

0
1
7

第2章 计算机硬件基础

或运算(OR)
逻辑表达式:
逻辑门电路符号:

F=A+B
A B
A 0 0 B 0 1 F 0 1

F

真值表: 运算规则: 有1就出1

1
1
2013-9-9

0
1

1
1
8

第2章 计算机硬件基础

非运算(NOT)
逻辑表达式:
逻辑门电路符号:

F=A
A F

真值表: 运算规则: 取反

A 0 1

F 1 0

2013-9-9

9

第2章 计算机硬件基础

3、其他逻辑运算
除了3种基本的逻辑门电路外,还有4种 常用的逻辑门,它们均可以由与或非门 组合而成。 与非门(NAND)
或非门(NOR)

异或门(XOR)
同或门(XNOR)

2013-9-9

10

第2章 计算机硬件基础

与非门(NAND)
逻辑表达式:
逻辑门电路符号:

F=AB=A· B
A B
A 0 0 B 0 1 F 1 1

F

真值表: 运算规则: 有0就出1

1
1
2013-9-9

0
1

1
0
11

第2章 计算机硬件基础

或非门(NOR)
逻辑表达式: F=A+B
逻辑门电路符号:
A B
A 0 0 B 0 1 F 1 0

F

真值表: 运算规则: 有1就出0

1
1
2013-9-9

0
1

0
0
12

第2章 计算机硬件基础

异或门(XOR)
逻辑表达式:
F=A⊕B=AB+AB
A B
A 0 0 B 0 1 F 0 1

逻辑门电路符号:

F

真值表: 运算规则: 相异得1

1
1
2013-9-9

0
1

1
0
13

第2章 计算机硬件基础

同或门(XNOR)
逻辑表达式:
F=A⊙B=AB+A B
A B
A 0 0 B 0 1 F 1 0

逻辑门电路符号:

F

真值表: 运算规则: 相同得1

1
1
2013-9-9

0
1

0
1
14

第2章 计算机硬件基础

二、逻辑代数的基本公式
可以使用以下基本公式和规则对命题进行运算: (1)交换律 A+B=B+A A· = B· B A (2) 结合律 A + (B + C) = ( A + B) + C A· (B· C)= (A· · B) C (3) 分配律 A + B· = (A + B) · + C) (*) C (A A· + C) = A· + A· (B B C (4)吸收律 A + A· = A B A· + B) = A (A (5)补吸收律 A + A· = A + B B A· + B) = A· (A B

2013-9-9

15

第2章 计算机硬件基础

二、逻辑代数的基本公式
(6)反演律 A + B = A ·B (*) A· = A + B (*) B (7)包含律 A· + A· + B· = A· + A· (*) B C C B C (A + B)· + C)· + C) = (A + B)· +C) (*) (A (B (A (8)重叠律 (9)互补律 A+A=A A+A=1 A· = A A A· = 0 A

(10)0-1律

0+A=A 1· = A A

1+A=1 0· = 0 A
16

2013-9-9

第2章 计算机硬件基础

三、逻辑函数的化简
在设计逻辑电路时,每个逻辑表达式是和一个 逻辑电路相对应,因此必须将逻辑表达式进行 化简,以减少实现它的电路所用元器件。 逻辑函数化简有两种方法:代数化简法和卡诺 图化简法。
代数化简法:直接利用逻辑代数的基本公式和 规则进行化简,要求熟练地掌握逻辑函数的公 式,并经过多次训练才能进行快速化简。

2013-9-9

17

第2章 计算机硬件基础

三、逻辑函数的化简
【例1】F = ABC + ABC = AB (分配律、互补律) 【例2】F = B + A B D = B (交换律、吸收律) 【例3】F = ABC + ABC + A C = AB(C + C) + AC (分配律) = AB + AC (互补律) 【例4】F = AB + A C + BC= AB + A C (包含律) 【例5】F = AD + AD + AB + AC + BD + ACEF + BEF + DEFG = A + C + BD + BEF + DEFG = A + C + BD + BEF

2013-9-9

18

第2章 计算机硬件基础

2.2 组合逻辑电路及部件

一、组合逻辑电路设计方法
二、二进制加法器 三、算术逻辑运算单元ALU 四、译码器

2013-9-9

19

第2章 计算机硬件基础

一、组合逻辑电路设计方法
组合逻辑电路的特点:当输入信号变化时,输出 信号也跟着变化。在计算机CPU设计中,组合电 路通常被用来产生控制信号,它的输入可能是指 令的操作码和状态信号,而其输出则是寄存器、 存储器等等的写入控制信号和数据选择信号。 组合逻辑电路的设计步骤如下:
分析该逻辑电路的逻辑要求; 根据逻辑要求确定输入变量和输出变量; 将输入输出关系表示成真值表; 根据真值表写出输出函数的逻辑表达式,并化简; 画出逻辑电路。

2013-9-9

20

第2章 计算机硬件基础

二、二进制加法器
加法器是计算机基本运算 部件之一。 一位二进制全加器:
输入变量:3个,即加数 Xn、被加数Yn和低位来的 进位Cn; 输出变量:2个,即本位的 和Sn、向高位的进位Cn+1。 一位全加器真值表 Xn Yn Cn Fn Cn+1

0 0 0 0 1 1 1 1

0 0 1 1 0 0 1 1

0 1 0 1 0 1 0 1

0 1 1 0 1 0 0 1

0 0 0 1 0 1 1 1

2013-9-9

21

第2章 计算机硬件基础

二、二进制加法器 由真值表可的全加器输出Fn和进位输出 Cn+1的表达式为:
Fn = XnYnCn + XnYnCn + XnYnCn +XnYnCn Cn+1 = XnYnCn + XnYnCn + XnYnCn +XnYnCn

化简可得:
Fn = Xn ⊕ Yn ⊕ Cn Cn+1 = XnYn + (Xn+Yn)Cn = XnYn + (Xn ⊕ Yn)Cn

2013-9-9

22

第2章 计算机硬件基础

一位全加器逻辑电路
Xn Yn Cn

Fn

一位全加器逻辑框图
Cn+1

Fn

Cn+1

FA

Cn

Xn
2013-9-9

Yn
23

第2章 计算机硬件基础

四位二进制加法器 由4个全加器串连构成行波进位加法器
F3 F2
F1 F0

C4

FA3

C3

FA2

C2

FA1

C1

FA0

C0

X3

Y3

X2

Y2

X1

Y1

X0

Y0

特点:位间进位是串行传送(称为行波进位),即本位 全加和Fi必须等低位进位Ci来到后才能得到。 缺点:加法时间与位数有关,速度较慢。

2013-9-9

24

第2章 计算机硬件基础

四位二进制并行进位加法器
在4个全加器基础上进行改造,以便并行产生进位,构 成并行进位加法器。
X3 ~ X 0 Y3 ~ Y0

四位并行进位电路
F3 C4 C3 F2 C2 F1 C1 F0

FA3

FA2

FA1

FA0

C0

X3

Y3

X2

Y2

X1

Y1

X0

Y0

2013-9-9

25

第2章 计算机硬件基础

四位二进制并行进位加法器
X0Y0 X1Y1 X2Y2 X3Y3

C0

G0 G0

P0 P0

G1 G0

P1 G1 P0 P1

G2

P2 P1 P2

G3

P3 P1 G3 P2 P3

G0 G1 G2 P0

G0 G1 G2 P0

C1

C2

C3

F0

F1

F2

F3

C4

2013-9-9

26

第2章 计算机硬件基础

四位二进制并行进位加法器
特点:采用“并行进位 法”或“超前进位产生 电路”来同时形成各位 的进位。 优点:运算速度大大加 快。

F3 ~ F0

四位并行进位 加法器

C0

上述4位并行进位加法 器的逻辑框图:

X3 ~ X0

Y 3 ~ Y0

2013-9-9

27

第2章 计算机硬件基础

三、算术逻辑运算单元ALU
ALU(Arithmetic & Logic Unit):算术逻辑运算单元, 计算机中可以进行逻辑运算和算术运算的部件。
全加器:只能对输入数据进行加法运算。 ALU的实现:在并行进位加法器的基础上,再加上一些逻辑 电路和功能控制信号线,可形成多功能算术逻辑运算部件 ALU。

74LS181芯片:4位多功能ALU,内部集成了并行进位 电路。
5条功能选择线:S3S2S1S0和M 16种算术运算:M=0时,由S3S2S1S0 来选择,Cn=0有进位, Cn=1无进位。 16种逻辑运算:M=1时,由S3S2S1S0 来选择

2013-9-9

28

第2章 计算机硬件基础

74LS181 ALU的构成
将输入数据A和B经过 函数发生器形成它们的 不同组合(由功能选择 线S3S2S1S0 决定),再 送入并行进位加法器进 行加法运算,从而使得 ALU能够实现各种的 运算功能。
X=f S3S2S1S0 (A,B) Y=f S3S2S1S0 (A,B)
F3 ~ F0

四位并行进位 加法器
X3 ~ X0 Y3 ~ Y0

C0 M

函数发生器

S3 ~ S0

A3 ~ A0

B3 ~ B0

2013-9-9

29

第2章 计算机硬件基础

74LS181内部结构

2013-9-9

30

第2章 计算机硬件基础

由74LS181构成16位ALU
用4片74LS181 →16位ALU
74LS181片内:并行进位 片间:串行进位。
F15 F14 F13 F12 F11 F10 F9 F8 F7 F6 F5 F4
F3 F2 F1 F0

C16

74LS181 Ⅳ

C12

74LS181 Ⅲ

C8

74LS181 Ⅱ

C4

74LS181 Ⅰ

C0

A15~A12 B15~B12

A11~A8 B11~B8

A11~A8 B11~B8

A3~A0 B3~B0

2013-9-9

31

第2章 计算机硬件基础

由74LS181构成16位ALU 用4片74LS181 + 1片74LS182 →16位ALU
74LS181片内:并行进位;片间:并行进位。
F15 F14 F13 F12 F11 F10 F9 F8 F7 F6 F5 F4 F3 F2 F1 F0


C16

③ ②
74LS181 GP

③ ②
74LS181 GP

③ ②
74LS181 GP
C0

74LS181 GP


A15~A12
PN GN


A11~A8
C12


B11~B8
C8


B11~B8
C4



B15~B12

A11~A8

A3~A0

B3~B0

Gn+3Pn+3

Gn+2 Pn+2

Gn+1 Pn+1

Gn+0 Pn+0

74LS182

C0

2013-9-9

32

第2章 计算机硬件基础

四、译码器
译码器功能:把输入编码译成相应的控制电位, 作为芯片的片选信号或其他操作控制信号。 特点:
有n个输入变量, 2n条输出变量( n: 2n ) ; 输入信号的2n个编码对应于2n条输出线输出:当输入 为某一编码时,对应仅有一根输出为“0”(或为 “1”),其余输出均为“1”(或为“0”)。

常用的译码器芯片:
74LS139:双2-4译码器(n=2) 74LS138:3-8译码器(n=3)

2013-9-9

33

第2章 计算机硬件基础

74LS139
内部集成了两个2-4 译码器; 功能表:
“使能”控制端E: 用来控制译码器是否 工作,当E#端为“1” 时,禁止译码器工作, 此时译码器的所有输 出线均为无效即“1”。 输入
E H L L L L B X L L H H A X L H L H Y0 H L H H H

输出
Y1 H H L H H Y2 H H H L H Y3 H H H H L

X:指可以取值1或者0

2013-9-9

34

第2章 计算机硬件基础

74LS139
按照真值表,四个输出的逻辑代数式为:
Y0 ? E B A
Y0 E Y1 Y2 A B Y3
35

Y1 ? E B A Y2 ? E B A Y3 ? E B A

2-4译码器逻辑电路:

2013-9-9

第2章 计算机硬件基础

74LS138
3输入8输 出的译码 器:3-8 译码器; 功能表:
当G1 G2A G2B =HLL时,译 码器才工作。 输 入
G1G2AG2
B

输 出
Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0
1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 0 1 0 1 1

CBA
000 001 010

100 100 100

100
100 100

011
100 101

1 1 1
1 1 1 1 1 0

1
0 1

0
1 1

1 1 1
1 1 1 1 1 1

100
100

110
111

1 0 1
0 1 1

1
1

1
1

1 1 1
1 1 1

0XX
X1X
2013-9-9

XXX
XXX XXX

1 1 1
1 1 1 1 1 1

1
1 1

1
1 1

1 1 1
1 1 1 1 1 1
36

XX1

第2章 计算机硬件基础

作业
补充: 1.已知X=1011,Y=1100,计算下列表达式:
(1)XY (3)X⊕Y (5)X Y (2)X+Y (4)X⊙Y (6)X+Y

2.请用代数化简法将下列各逻辑表达式化成最 简式,然后画出其电路图。
(1) F ? AB ? BC ? BC ? AB (2) F ? AB ? AB D? AC ? B CD (3) F ? AC ? A B ? B C D ? BCE ? CDE

2013-9-9

37

第2章 计算机硬件基础

2013-9-9

38




友情链接: